

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-111554

(43) 公開日 平成11年(1999) 4月23日

(51) IntCl[°]H 0 1 G 4/12
4/30
4/255

識別記号

3 4 9
3 1 1

F I

H 0 1 G 4/12 3 4 9
4/30 3 1 1 A
4/34

審査請求 未請求 請求項の数 8 O L (全 6 頁)

(21) 出願番号

特願平9-265268

(22) 出願日

平成9年(1997) 9月30日

(71) 出願人 000006231

株式会社村田製作所

京都府長岡京市天神二丁目26番10号

(72) 発明者 朝倉 教真

京都府長岡京市天神二丁目26番10号 株式
会社村田製作所内


(74) 代理人 弁理士 小柴 雅昭 (外1名)

(54) 【発明の名称】 積層セラミック電子部品およびそのトリミング方法

(57) 【要約】

【課題】 積層セラミックコンデンサのような容量成分を形成する積層セラミック電子部品の容量値を所望の値に調整するためのトリミングを、電極の除去によらずに行なえるようにし、電極の除去による耐候性の低下を防止する。

【解決手段】 内部導体として、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で突き合わせ電極28～31を形成し、対をなす突き合わせ電極28～31が対向する領域にトリミング予定部分32を設け、トリミング予定部分32においてセラミック層22を外部から部分的に除去することによって、突き合わせ電極28～31間で形成される容量を減少させるようにトリミングする。トリミング跡33、34には、突き合わせ電極28～31が露出しないため、耐候性が確保される。



の面を互いに対向させて容量を形成する複数対の内部電極を備えていてもよい。

【0015】この発明は、また、複数のセラミック層およびセラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、内部導体の少なくとも一部によって容量成分を形成するように構成され、さらに、内部導体が、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極を備えている、積層セラミック電子部品をトリミングする方法にも向けられ、上述した技術的課題を解決するため、対をなす突き合わせ電極が対向する領域においてセラミック層を外部から部分的に除去することによって、当該対をなす突き合わせ電極間で形成される容量を減少させるようにトリミングする工程を備えることを特徴としている。

【0016】上述したセラミック層を外部から除去する工程において、セラミック層における、突き合わせ電極の対向する端縁間に挟まれた部分より外側に位置する部分が除去されても、セラミック層における、突き合わせ電極の対向する端縁間に挟まれた部分が除去されても、これら双方が除去されてもよい。

【0017】

【発明の実施の形態】この発明は、容量成分を形成する積層セラミック電子部品全般に適用可能であるが、以下に、この発明の実施形態の説明を積層セラミックコンデンサに関連して行なう。図1は、この発明の一実施形態による積層セラミック電子部品としての積層セラミックコンデンサ21を示す断面図である。

【0018】積層セラミックコンデンサ21は、周知の積層セラミックコンデンサと同様、また、図3および図4に示した積層セラミックコンデンサ1および2と同様、複数のセラミック層22とセラミック層22の特定の界面に沿って形成される内部導体としての複数対の内部電極23および24とを有するセラミック積層体25を備える。各対をなす内部電極23および24は、各々の面を互いに対向させて容量を形成する。また、セラミック積層体25の各端部には、外部端子電極26および27が形成される。上述の各対をなす内部電極23および24のうち、一方の内部電極23は、外部端子電極26に接続され、他方の内部電極24は、外部端子電極27に接続される。このようにして、各対をなす内部電極23および24間にそれぞれ形成された容量は、外部端子電極26および27によって、並列接続されながら外部に取り出される。

【0019】このような構造の積層セラミックコンデンサ21において、トリミングを可能とするため、セラミック積層体25の内部であって、内部電極23および24が形成された位置より外側にあるセラミック層22の特定の界面に沿って、各々の端縁を互いに対向させた状態で、たとえば2対の突き合わせ電極28および29な

らびに30および31が形成されている。突き合わせ電極28および30は一方の外部端子電極26に接続され、突き合わせ電極29および31は他方の外部端子電極27に接続される。また、対をなす各一方の突き合わせ電極28および30と各他方の突き合わせ電極29および31とは、上述したような各端縁の対向によって互いの中に容量を形成し、これらの容量が、外部端子電極26および27によって取り出される。

【0020】このような積層セラミックコンデンサ21の全体としての容量を所望の値とするため、上述した突き合わせ電極28および30と突き合わせ電極29および31との間に形成される容量を減少させるようにトリミングされる。その目的で、セラミック積層体25には、対をなす突き合わせ電極28および30と突き合わせ電極29および31とが対向する領域においてセラミック層22を部分的に除去することが予定されたトリミング予定部分32が設けられる。

【0021】この実施形態のように、突き合わせ電極28～31が複数対形成される場合、各対をなす突き合わせ電極28～31のそれぞれの端縁は、セラミック積層体25の積層方向に整列されることが好ましい。これによって、突き合わせ電極28～31のいずれかがトリミング予定部分32内に突入することがなく、その結果、トリミング予定部分32を整った形状とすることができる。したがって、トリミング時において、突き合わせ電極28～31のいずれかを誤って除去してしまうことを防止でき、トリミング操作を容易にすることができる。

【0022】図1では、上述したトリミング予定部分32において、セラミック層22を外部から部分的に除去したトリミング跡33が実線で示され、また、別の態様でセラミック層22を外部から部分的に除去したトリミング跡34が点鎖線で示されている。実線で示したトリミング跡33は、セラミック層22における、突き合わせ電極28～31の対向する端縁間に挟まれた部分より外側に位置する部分が除去された結果として形成されたものである。他方、点鎖線で示したトリミング跡34は、セラミック層22における、突き合わせ電極28～31の対向する端縁間に挟まれた部分が除去された結果として形成されたものである。

【0023】これらトリミング跡33および34の各々は、セラミック積層体25の外部から、たとえばレーザービームを照射したり、サンドブラストを適用したりすることによって形成されるものであるが、その深さや幅が増すに従って、突き合わせ電極28および30と突き合わせ電極29および31との間で形成される容量が減少し、これに応じて、外部端子電極26および27間で取り出される積層セラミックコンデンサ21全体としての容量が減少する。したがって、このように容量が減少し、積層セラミックコンデンサ21全体としての容量が所望の値になるまで、トリミング操作が実施される。一

例として、設計容量が2pFの積層セラミックコンデンサにおいて、たとえばトリミング跡34を形成するようなトリミングを実施したとき、設計容量の10%に当たる0.2pFの容量減少が確認された。

【0024】一般的に、トリミング跡33をもたらしようなトリミング態様は、容量値の必要な調整幅が比較的小さい場合に適し、トリミング跡34をもたらしようなトリミング態様は、容量値の必要な調整幅が比較的大きい場合に適している。したがって、必要とする容量値の調整幅の大きさに応じて、これらトリミング態様を使い分けられる。また、両者のトリミング態様が同時に採用されてもよい。

【0025】図2は、この発明の他の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ41を示す断面図である。この積層セラミックコンデンサ41は、上述した積層セラミックコンデンサ21と共通する多くの要素を備えているので、図2において、図1に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

【0026】図2に示した積層セラミックコンデンサ41は、トリミング予定部分がセラミック積層体25aの互いに対向する両面のそれぞれに関連して設けられていることを特徴としている。すなわち、セラミック積層体25aの上面側に形成された突き合わせ電極28～31が対向する領域に設けられたトリミング予定部分32に加えて、セラミック積層体25aの下面側にも、たとえば2対の突き合わせ電極42および43ならびに44および45が形成され、これら突き合わせ電極42～45が対向する領域にトリミング予定部分47が設けられている。

【0027】より詳細には、セラミック積層体25aの内部であって、内部電極23および24が形成された位置より下側にあるセラミック層22の特定の界面に沿って、各々の端縁を互いに対向させて容量を形成する状態で、2対の突き合わせ電極42および43ならびに44および45が形成されている。したがって、セラミック積層体25aには、対をなす突き合わせ電極42および44と突き合わせ電極43および45とが対向する領域においてセラミック層22を部分的に除去することが予定されたトリミング予定部分47が設けられる。

【0028】突き合わせ電極42および44は一方の外部端子電極26に接続され、突き合わせ電極43および45は他方の外部端子電極27に接続され、上述した突き合わせ電極42～45によって形成された容量は、外部端子電極26および27によって取り出される。したがって、積層セラミックコンデンサ41の全体としての容量を所望の値とするため、上述した突き合わせ電極42および44と突き合わせ電極43および45との間に形成される容量を減少させるようにトリミング予定部分47においてトリミングすることもできる。

【0029】このような積層セラミックコンデンサ41によれば、トリミング操作は、トリミング予定部分32および47のいずれに対しても行なうことができる。したがって、トリミングを実施するとき、積層セラミックコンデンサ41の表裏を区別したり、積層セラミックコンデンサ41を表裏に関して一定の方向に向けておいたりするといった煩雑な操作を必要としない。

【0030】また、トリミング操作は、積層セラミックコンデンサ41の製造段階で行なわれたり、回路基板への実装後に行なわれたりするが、実装後に行なう場合、特に注目すべきは、積層セラミックコンデンサ41が表裏いずれの側を上方向に向けて実装されても、トリミングを行なうことができるということである。以上、この発明を図示した積層セラミックコンデンサ21および41に関連して説明したが、この発明は、たとえばLC複合部品のように容量成分を形成するものである限り、他の積層セラミック電子部品にも適用することができる。

【0031】また、図示した実施形態では、1つのトリミング予定部分32または47に関して、2対の突き合わせ電極28～31または42～45が形成されたが、突き合わせ電極の対の数は任意であり、たとえば1対でも3対以上でもよい。

【0032】

【発明の効果】このように、この発明によれば、セラミック積層体に含まれる複数のセラミック層の特定の界面に沿って形成される内部導体として、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極が形成され、トリミングにあたり、対をなす突き合わせ電極間で形成される容量を減少させて所望の容量値を得るようになるため、対をなす突き合わせ電極が対向する領域においてセラミック層を外部から部分的に除去することが行なわれる。したがって、この除去後のトリミング跡において、突き合わせ電極の断面を露出させたり、突き合わせ電極とセラミック層との界面を露出させたりすることがないので、トリミングによって積層セラミック電子部品の耐候性を劣化させることがない。

【0033】また、上述のように、トリミングにあたり、突き合わせ電極を除去せず、セラミック層を除去するので、たとえば突き合わせ電極をトリミング時に誤って分断して、容量値を激減させることがない。したがって、トリミングによる容量値の調整を失敗なく行なうことができる。また、突き合わせ電極を構成する金属の延展性が問題となり、容量の微調整を困難にすることもない。

【0034】この発明に係る積層セラミック電子部品において、トリミング予定部分が、セラミック積層体の互いに対向する両面のそれぞれに関連して設けられていると、トリミング操作は、両面のトリミング予定部分のいずれに対しても行なうことができるようになるので、ト

【特許請求の範囲】

【請求項1】 複数のセラミック層および前記セラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、前記内部導体の少なくとも一部によって容量成分を形成するように構成された、積層セラミック電子部品であって、

前記内部導体は、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極を備え、

前記セラミック積層体には、対をなす前記突き合わせ電極間で形成される容量を減少させるようにトリミングするため、当該対をなす突き合わせ電極が対向する領域において前記セラミック層を外部から部分的に除去することが予定されたトリミング予定部分が設けられていることを特徴とする、積層セラミック電子部品。

【請求項2】 前記トリミング予定部分は、前記セラミック積層体の互いに対向する両面のそれぞれに関連して設けられている、請求項1に記載の積層セラミック電子部品。

【請求項3】 複数のセラミック層および前記セラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、前記内部導体の少なくとも一部によって容量成分を形成するように構成された、積層セラミック電子部品であって、

前記内部導体は、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極を備え、

前記セラミック積層体には、対をなす前記突き合わせ電極が対向する領域において前記セラミック層を外部から部分的に除去したトリミング跡が形成されていることを特徴とする、積層セラミック電子部品。

【請求項4】 前記内部導体は、複数対の前記突き合わせ電極を備え、各対をなす前記突き合わせ電極のそれぞれの端縁は、前記セラミック積層体の積層方向に整列される、請求項1ないし3のいずれかに記載の積層セラミック電子部品。

【請求項5】 前記内部導体は、さらに、各々の面を互いに対向させて容量を形成する複数対の内部電極を備える、請求項1ないし4のいずれかに記載の積層セラミック電子部品。

【請求項6】 複数のセラミック層および前記セラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、前記内部導体の少なくとも一部によって容量成分を形成するように構成され、さらに、前記内部導体は、互いの間で容量を形成するように、各々の端縁を互いに対向させた状態で配置される、少なくとも1対の突き合わせ電極を備えている、積層セラミック電子部品をトリミングする方法であって、対をなす前記突き合わせ電極が対向する領域において前記セラミック層を外部から部分的に除去することによ

て、当該対をなす突き合わせ電極間で形成される容量を減少させるようにトリミングする工程を備えることを特徴とする、積層セラミック電子部品のトリミング方法。

【請求項7】 前記セラミック層を外部から除去する工程において、前記セラミック層における、前記突き合わせ電極の対向する端縁間に挟まれた部分より外側に位置する部分が除去される、請求項6に記載の積層セラミック電子部品のトリミング方法。

【請求項8】 前記セラミック層を外部から除去する工程において、前記セラミック層における、前記突き合わせ電極の対向する端縁間に挟まれた部分が除去される、請求項6または7に記載の積層セラミック電子部品のトリミング方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】この発明は、積層セラミック電子部品およびそのトリミング方法に関するもので、特に、たとえば積層セラミックコンデンサ、LC複合部品のように容量成分を形成している積層セラミック電子部品およびその容量調整のためのトリミング方法に関するものである。

【0002】

【従来の技術】たとえば積層セラミックコンデンサにおいて、積層セラミックコンデンサを完成させてから、静電容量の微調整のためのトリミングが行なわれることがある。このようなトリミングに適した積層セラミックコンデンサとして、図3または図4に示す構造のものが提案されている。

【0003】図3および図4に示した積層セラミックコンデンサ1および2は、ともに、周知の積層セラミックコンデンサと同様、複数のセラミック層3とセラミック層3の特定の界面に沿って形成される複数対の内部電極4および5とを有するセラミック積層体6を備える。各対をなす内部電極4および5は、各々の面を互いに対向させて容量を形成する。また、セラミック積層体6の各端部には、外部端子電極7および8が形成される。上述の各対をなす内部電極4および5のうち、一方の内部電極4は、外部端子電極7に接続され、他方の内部電極5は、外部端子電極8に接続される。このようにして、各対をなす内部電極4および5間にそれぞれ形成された容量は、外部端子電極7および8によって、並列接続されながら外部に取り出される。

【0004】このような構造の積層セラミックコンデンサ1および2において、トリミングを可能とするため、図3に示した積層セラミックコンデンサ1にあつては、セラミック積層体6の外表面上に、トリミング用外部電極9が形成され、セラミック積層体6の内部であつてセラミック層3の特定の界面に沿って、各々の端縁を互いに対向させた状態でトリミング用内部電極10および11が形成されている。トリミング用内部電極10および

11は、それぞれ、外部端子電極7および8に接続される。また、トリミング用内部電極10および11は、トリミング用外部電極9に対して各々の面を対向させて容量をそれぞれ形成している。これら容量は、トリミング用外部電極9によって直列接続されながら、外部端子電極7および8によって取り出される。

【0005】このような積層セラミックコンデンサ1の全体としての容量を所望の値とするようにトリミングするため、図3において破線で示すように、トリミング用外部電極9の少なくとも一部が除去される。これによって、トリミング用外部電極9とトリミング用内部電極10および11とが有効に対向する面積が少なくなり、トリミング用外部電極9とトリミング用内部電極10および11との対向によって形成される容量が減少して、所望の容量値が得られる。

【0006】他方、図4に示した積層セラミックコンデンサ2にあっては、セラミック積層体6の外表面上に、トリミング用外部電極12が形成され、セラミック積層体6の内部であってセラミック層3の特定の界面に沿って、トリミング用内部電極13が形成されている。トリミング用外部電極12は、外部端子電極8に接続され、トリミング用内部電極13は、外部端子電極7に接続される。また、トリミング用外部電極12とトリミング用内部電極13とは、各々の面を互に対向させて容量を形成し、この容量は、外部端子電極7および8によって取り出される。

【0007】このような積層セラミックコンデンサ2の全体としての容量を所望の値とするようにトリミングするため、図4において破線で示すように、トリミング用外部電極12の少なくとも一部が除去される。これによって、トリミング用外部電極12とトリミング用内部電極13とが有効に対向する面積が少なくなり、トリミング用外部電極12とトリミング用内部電極13との対向によって形成される容量が減少して、所望の容量値が得られる。

【0008】

【発明が解決しようとする課題】上述の図3および図4にそれぞれ示したトリミング方法は、それぞれ、トリミング用外部電極9および12の少なくとも一部を除去することによって容量を調整しようとするものである。で、トリミング後において、トリミング用外部電極9および12の断面が露出したり、トリミング用外部電極9および12とセラミック層3との界面が露出したりすることになり、これらの部分での耐候性の確保が必要となる。そのため、トリミング用外部電極9および12には、化学的に安定な材料を用いたり、あるいは、トリミング後において、トリミング用外部電極9および12の表面に、めっき、ガラスコート等の処置を施したりしなければならない。

【0009】また、上述のように、トリミング用外部電

極9および12の少なくとも一部を除去することによって容量を調整しようとするとき、トリミング用外部電極9および12の端部から順次除去するようにしないと、トリミング用電極9および12の分断が生じ、容量値が激減することがある。そのため、トリミング工程において、トリミング用外部電極9および12の除去すべき位置を正確に認識する必要がある、トリミング作業が煩雑になる。

【0010】また、トリミング用外部電極9および12には、銅または銀を用いることが多いが、このような金属は比較的延展性に富むため、トリミング用外部電極9および12がトリミングによって除去された領域と残された領域との境界線が明確に現れず、トリミングによって除去されたはずの領域にも、トリミング用外部電極9および12を構成する金属の一部が延び出すことがある。このことは、容量の微調整を困難にする。

【0011】そこで、この発明の目的は、上述した問題を解決し得る、積層セラミック電子部品およびそのトリミング方法を提供しようとするところである。

【0012】

【課題を解決するための手段】この発明は、複数のセラミック層およびセラミック層の特定の界面に沿って形成される内部導体を有するセラミック積層体を備え、内部導体の少なくとも一部によって容量成分を形成するように構成された、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、内部導体が、互いの間で容量を形成するように、各々の端縁を互に対向させた状態で配置される、少なくとも1対の突き合わせ電極を備え、セラミック積層体には、対をなす突き合わせ電極間で形成される容量を減少させるようにトリミングするため、当該対をなす突き合わせ電極が対向する領域においてセラミック層を外部から部分的に除去することが予定されたトリミング予定部分が設けられていることを特徴としている。

【0013】上述の積層セラミック電子部品において、トリミング予定部分は、セラミック積層体の互に対向する両面のそれぞれに関連して設けられていることが好ましい。また、この発明に係る積層セラミック電子部品において、トリミング予定部分に対して既にトリミングが実施された場合、セラミック積層体には、対をなす突き合わせ電極が対向する領域においてセラミック層を外部から部分的に除去したトリミング跡が形成されている。

【0014】また、この発明に係る積層セラミック電子部品において、内部導体は、複数対の突き合わせ電極を備えていてもよい。この場合、各対をなす突き合わせ電極のそれぞれの端縁は、セラミック積層体の積層方向に整列されるのが好ましい。また、この発明に係る積層セラミック電子部品において、内部導体は、たとえば積層セラミックコンデンサを構成するように、さらに、各々

Patent Abstracts of Japan

PUBLICATION NUMBER : 11111554
PUBLICATION DATE : 23-04-99


APPLICATION DATE : 30-09-97
APPLICATION NUMBER : 09265268

APPLICANT : MURATA MFG CO LTD;

INVENTOR : ASAKURA NORIMASA;

INT. CL. : H01G 4/12 H01G 4/30 H01G 4/255

TITLE : LAMINATED CERAMIC ELECTRICAL
PARTS AND ITS TRIMMING METHOD



ABSTRACT : PROBLEM TO BE SOLVED: To enable trimming for adjusting, without removing an electrode, the capacity value of laminated ceramic electrical parts forming a capacity element, such as a laminated ceramic capacitor to be a desired value and prevent the reduction of weatherability due to removal of electrode.

SOLUTION: Butted electrodes 28 to 31 for inner conductor are formed in a manner such that respective ends are arranged opposite to each other, so as to form a capacity therein, and a part 32 for trimming is provided to a region opposite to the paired butted electrodes 28 to 31, and then a ceramic layer 22 is partly removed from the outside in the part 32, so as to trim the part 32 for reducing the capacity formed among the electrodes 28 to 31. Since the electrodes 28 to 31 are not exposed to trimmed traces 33 and 34, weatherability can be ensured.

COPYRIGHT: (C)1999,JPO

リミングを実施するとき、積層セラミック電子部品の表裏を区別したり、積層セラミック電子部品を表裏に関して一定の方向に向けておいたりするといった煩雑な操作を必要としないばかりでなく、トリミング操作を実装後に行なう場合、積層セラミック電子部品が表裏いずれの側を上方に向けて実装されても、トリミングを行なうことができる。

【0035】また、この発明に係る積層セラミック電子部品において、複数対の突き合わせ電極を備える場合、各対をなす突き合わせ電極のそれぞれの端縁が、セラミック積層体の積層方向に整列されていると、突き合わせ電極のいずれかがトリミング予定部分内に突入することがなく、その結果、トリミング予定部分を整った形状とすることができる。したがって、トリミング時において、突き合わせ電極のいずれかを誤って除去してしまうことを防止でき、トリミング操作を容易にすることができる。

【0036】この発明に係る積層セラミック電子部品のトリミング方法において、セラミック層を除去するとき、セラミック層における、突き合わせ電極の対向する端縁間に挟まれた部分より外側に位置する部分を除去するようにすれば、比較的小さい調整幅で容量値を調整することが容易になり、セラミック層における、突き合わ

せ電極の対向する端縁間に挟まれた部分を除去するようにすれば、比較的大きい調整幅で容量値を調整することが容易になる。

【図面の簡単な説明】

【図1】この発明の一実施形態による積層セラミック電子部品としての積層セラミックコンデンサ21を示す断面図である。

【図2】この発明の他の実施形態による積層セラミック電子部品としての積層セラミックコンデンサ41を示す断面図である。

【図3】この発明にとって興味ある従来の積層セラミックコンデンサ1を示す断面図である。

【図4】この発明にとって興味ある従来の積層セラミックコンデンサ2を示す断面図である。

【符号の説明】

21, 41 積層セラミックコンデンサ（積層セラミック電子部品）

22 セラミック層

23, 24 内部電極（内部導体）


25, 25a セラミック積層体

28～31, 42～45 突き合わせ電極（内部導体）


32, 47 トリミング予定部分

33, 34 トリミング跡


【図1】



【図3】



【図2】



【図4】

